ISL5216在中频通用接收平台中的应用

ISL5216支持定点和浮点并行输入模式，其输出结果可在4-bit定点到32-bit浮点中选取，并可通过微处理器接口进行编程。另外，所有同步通道的输出数据也都通过微处理器接口来读取。

1．3 ISL5216的设计要点

ISL5216主要实现3个功能，即数字正交混频、数据降速率处理和数据成形滤波。其参数配置直接关系到系统的性能，主要参数选择有：总的抽取因子及其在各部分的分配、CIC中的阶数选择、可编程FTR滤波参数的选择、半带滤波器个数的选择。

总的抽取因子选择主要取决于最终的输出数据率和ADC的中频采样率。最终输出数据率是由所需基带信号的带宽决定的，根据抽样定理，输出数据率至少为信号带宽的两倍。ADC采样率的选择对于整个系统的参数设计有着十分重要的作用，适当的过采样对于提高系统的性能会有一定好处。我们从公式SNR=6．02N+1．7dB+10log(fs／2B)即可得出结论，式中，N为ADC：的位数，fs为采样速率，B为信号带宽。可见，要获得高信噪比，可以提高系统的采样率。但采样率过高，那么最终的抽取因子必然选得很大，这对于抽取前端的抗混叠滤波器来讲，势必增加其阶数和计算量；采样率过低，会增加采样前端抗混叠滤波器的阶数，从而造成设计和制造上的困难。所以，要根据实际情况来确定ADC：采样率。

CIC滤波器是由5级积分器和梳状滤波器组成的抽取滤波器，其阶数和抽取因子可以分别在1～5和4～65 536中选择，这是根据ISL5216数据手册中抽取因子与混叠抑制比的关系来决定的。

可编程FIR滤波器是整个ISL5216中最灵活的部分，可实现抽取，也可单独进行滤波而不抽取。其阶数和系数的选择是根据ISL5216本身的系统资源和可用时钟数来决定的。

抽取链中单个FIR滤波器阶数可以达到256阶，多个FIR滤波器的总阶数可以达到384阶。半带滤波器的选择是灵活的：若抽取率较高，可用半带滤波器实现抽取，最后使用非抽取可编程FIR滤波器来进行均衡；若抽取率较低，可以通过可编程FIR滤波器直接实现抽取滤波而不选用半带滤波器，这是因为半带滤波器的阶数少，滤波幅频特性较差。

ISL5216参数的设计思路是：首先确定中频采样的采样率和最终输出的数据率，根据两者的要求来确定可用的时钟数和总抽取因子；然后进行总抽取因子的分配，包括根据CIC：抽取因子与抗混叠抑制比的关系确定CIC部分的抽取因子，同时也确定了后续可编程FIR滤波器和半带滤波器的抽取因子；最后再根据可用的时钟数和所需的抽取因子计算出FIR滤波器的阶数、系数及半带滤波器的个数；最后核算所使用的资源和时钟数是否满足要求。

2 ISL5216的设计实例

在中频通用接收平台中，接收的中频信号经A／D采样后直接进入ISL5216的输入端进行处理。ISL5216的串行输出都接入FPGA中，进行串并转换并存入FIF0，由DSP读取以进行后续的处理。通过这样一个确定的硬件平台，只需要修改QDDC的内部寄存器参数就能够实现对解调中心频率、输出速率、滤波器带宽等参数的软件控制，实现需要的解调功能。下面将根据使用中的实例来说明QDDC参数配置的主要流程。