微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 行业新闻动态 > ARM Cortex-M0+核心功耗再降30% 满足嵌入式应用功耗与效能的严苛要求

ARM Cortex-M0+核心功耗再降30% 满足嵌入式应用功耗与效能的严苛要求

时间:02-28 来源:3721RD 点击:

安谋国际(ARM)发表全新32位元低功耗微处理器核心--Cortex-M0+。为满足汽车、工业控制及医疗监测等应用领域对装置功耗与效能的严苛要求,ARM全新Cortex-M0+核心,将较上一代Cortex-M0降低30%的功耗、提升5%效能以及缩小10%的尺寸,以提供客户产品市场竞争力。

ARM应用工程经理陈家隆表示,由于车用、工控及医疗等市场的装置关乎生命安全,因此微控制器(MCU)厂商对于产品能否符合快速反应与超低功耗等两大要求相当重视。然而,传统8位元与16位元架构的微处理器现已无法满足客户的需求,因此,需要一个兼具高效率且低功耗的32位元微处理器导入其产品设计中,提升使用者体验。
陈家隆进一步表示,为使旧有8位元或16位元架构用户转移至32位元装置,除了应用需求的驱动外,新设计的32位元微处理器亦必须能让客户免去功耗及晶片尺寸上的让步,才足以吸引客户採用。因此,ARM推出的Cortex-M0+,可使32位元微处理器在低成本的90奈米(nm)低功耗(LP)製程下,耗电量仅9μA/MHz,约为目前市面上8或16位元处理器三分之一的功耗,且效能上亦有所提升,尺寸也进一步缩小,可为终端装置提升市场竞争力。

事实上,Cortex-M0+是以Cortex-M0为基础而重新设计,并加入数项重要新功能。其中包括加入了一组单循环的输入/输出(I/O)功能,可加快通用型输入/输出(GPIO)及外部设备的存取速度,藉以实现终端装置快速反应的性能表现。此外,针对功耗改良的部分,不同于前一代产品是使用较为複杂的三阶管线设计,Cortex-M0+则採用二阶管线设计,可大幅简化CPU架构,并减少每个指令所需耗费的平均週期数(CPI)以及强化快闪记忆体存取能力,达到降低能源损耗的目的。

另一方面,Cortex-M0+延续易于使用C语言撰写程式码的特性,并且与现有Cortex-M0处理器工具以及即时作业系统二进位相容。由于软体相容,採用Cortex-M0+的客户便能轻鬆将自行设计的应用程式无缝转移至性能更高的Cortex-M3与Cortex-M4处理器,可节省不同平台之间重新设计的时间成本。

据了解,ARM目前已将Cortex-M0+授权给飞思卡尔(Freescale)、恩智浦(NXP)等微控制器厂商,未来此一处理器架构主要将应用于家用电器、医疗监测、电表、马达控制等各种智慧感测器与智慧控制系统中,为客户提供低耗电、低成本的微控制器。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top