微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 行业新闻动态 > Cadence低功耗设计流程(CPF)支持Tensilica多媒体IP

Cadence低功耗设计流程(CPF)支持Tensilica多媒体IP

时间:09-07 来源:与非网 点击:

Tensilica日前宣布与Cadence (NASDAQ: CDNS)合作,根据Tensilica受欢迎的330HiFi音频处理器和388VDO视频引擎,为其多媒体子系统建立一个通用功耗格式(CPF)的低功耗参考设计流程。Cadence和Tensilica公司的工程师合作使用完整的Cadence低功耗解决方案(包括Encounter RTL Compiler全局综合,Encounter Conformal Low Power和SoC Encounter RTL-to-GDSII系统),为Tensilica多处理器音频/视频的平台实现了低功耗设计方案。

388VDO视频引擎是完全可配置的编解码处理器,支持多标准、多分辨率的视频。330HiFi音频处理器和388VDO视频引擎都是针对手持移动设备和个人媒体播放器(PMPs)而设计。现在,SoC设计师可采用了Cadence低功耗解决方案实现基于Tensilica的参考设计,为功耗敏感的手机应用实现最低功耗。

Tensilica战略联盟总监Chris Jones表示:"结合Tensilica IP和Cadence低功耗解决方案,为客户配备建立低功耗、便携式多媒体芯片所必须的所有工具和技术。在广泛部署通用功率格式的基础上使用此参考设计流程,Tensilica的客户在采用最先进的技术进行低功耗的设计时能节省宝贵的设计时间。"

Cadence业务部集团总监Pankaj Mayor 表示:"Tensilica积极参与了Power Forward Initiative计划,旨在设计和生产更多的低功耗电子设备,经过验证的项目表明,通过参照具备Tensilica处理器和Cadence低功耗解决方案的通用功率格式功能的设计,多媒体芯片设计人员能够加快超低功耗产品的面市。"

对于330HiFi 和 388VDO用户,Tensilica将为Encounter RTL Compiler全局综合,Encounter Conformal Low Power和SoC Encounter RTL-to-GDSII系统提供范例参考脚本,并为388VDO处理器提供通用功率格式描述功率的样本文件。通用功率格式(CPF)流程包将在2008年第四个季度上市。

关于Tensilica公司

Tensilica成立于1997年7月,专门为日益增长的大规模嵌入式应用需求提供优化的专用微处理器和DSP内核的解决方案。Tensilica拥有获得专利的可配置和可扩展的处理器生成技术,是唯一一家提供应用最广泛的处理器内核的IP供应商,其产品涵盖微控制器、CPU、DSP、协处理器。通过Diamond系列标准处理器内核我们可以提供现货供应、不需配置的标准处理器内核,也可以通过Xtensa系列处理器内核让客户自己定制所需的处理器内核。所有的处理器内核都支持使用兼容一致的软件开发工具环境、系统仿真模型和硬件实现工具进行开发。更多信息请访问公司网站http://www.tensilica.com 或者中文论坛 http://club.cn.yahoo.com/tensilica。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top