Tensilica设计流程支持Cadence Encounter RTL Compiler工具

Cadence Design Systems Inc.|68|1">Cadence Design Systems公司联合标准和可扩展处理器IP核提供商Tensilica Inc|573|1">Tensilica公司共同宣布，Tensilica在支持其钻石系列和Xtensa IP核的CAD流程中开始支持Cadence公司Encounter RTL Compiler进行全局综合。Encounter RTL Compiler的全局综合功能使Tensilica的客户能够利用Tensilica公司IP核设计出更小、更快且更低功耗的微处理器产品。

作为Cadence OpenChoice IP计划成员之一，Tensilica结合Encounter RTL Compiler和其市场领先的IP核处理器，采用自上向下的方法，通过多目标综合以创造出时序、面积和功耗都优化的设计。

Tensilica身为移动多媒体（音频和视频）领域领先的IP核提供商，提供当今市场上最宽产品线的处理器IP核产品，包括现货可供应的钻石标准系列和设计工程师完全可配置的Xtensa处理器IP核系列。所有Tensilica处理器IP核都拥有与之相配合的软件开发工具环境。

Tensilica公司总裁兼CEO Chris Rowen表示，"Tensilica公司深感荣幸能够为客户提供Cadence的综合解决方案。令我们印象最深的是Encounter RTL Compiler易于安装和使用。使用Encounter技术的Tensilica公司客户现在可以使用优化的综合方法来达到SoC设计中功耗-面积的最佳权衡。"

凭借RTL Compiler多目标优化特性，客户可在面积、速度和性能方面取得显著优势。在测试中，Tensilica公司的速度和单元面积分别降低10%和5%。RTL Compiler的全局综合方案改善了性能、减小了芯片面积、降低了功耗并加快了布局布线的设计收敛时间。

Cadence公司产业联盟高级副总裁Jan Willis表示，"在一个相当竞争性市场中，Encounter RTL Compiler在我们IP合作伙伴提高其芯片产品质量的工作中起着重要作用。我们很高兴和Tensilica合作，共同帮助客户设计出质量更好、性能更优和功耗更低的产品。"

XL和GXL产品包中已包括带全局综合功能的RTL Compiler来满足客户设计和成本目标。这项关键技术是Candence Encounter数字IC设计平台的一部分和Cadence逻辑设计团队解决方案的一个组件。

关于Cadence公司

Cadence公司成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2006年收入约15亿美元, 现拥有员工约5200名。公司总部位于美国加州San Jose，在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。关于Cadence公司及其产品和服务的更多信息，敬请浏览公司网站www.cadence.com。

关于Tensilica公司

Tensilica成立于1997年7月，专门为日益增长的大规模嵌入式应用需求提供优化的专用微处理器和DSP内核的解决方案。Tensilica拥有获得专利的可配置和可扩展的处理器生成技术，是唯一一家提供应用最广泛的处理器内核的IP供应商，其产品涵盖微控制器、CPU、DSP、协处理器。通过Diamond系列标准处理器内核我们可以提供现货供应、不需配置的标准处理器内核，也可以通过Xtensa系列处理器内核让客户自己定制所需的处理器内核。所有的处理器内核都支持使用兼容一致的软件开发工具环境、系统仿真模型和硬件实现工具进行开发。更多信息请访问 www.tensilica.com.