Cadence新技术加速模拟和混合信号验证
时间:04-13
来源:与非网
点击:
Cadence设计系统公司(纳斯达克: CDNS)近日宣布Cadence®Virtuoso® Spectre® Circuit Simulator中的高级"turbo"技术目前已经推出,这是业界领先的模拟SPICE电路仿真器,获得了全面的晶圆厂支持。这种turbo技术能够在提升性能的同时,确保硅片的精确性,让设计师能够验证他们复杂的大型模拟设计,例如PLL(phase-locked loops)、ADC(analog-to-digital converters)、收发器、CDR(clock data recovery)和供电电路。
全新的Spectre turbo技术可以解决各种模拟设计方法学和工艺节点中存在的各类挑战,比起现有的解决方案可以实现5到10倍的性能提升,同时又不会损失精确性。这使得模拟和混合信号设计师可以验证大型,复杂设计,将结果与芯片行为相关联,同时满足迫切的流片进度要求。这种turbo技术还可以有效分析高级工艺节点中可能对设计造成威胁的物理寄生效应的潜在影响,对那些有大量寄生效应的设计实现10到20倍的性能提升。
多家业界领先的公司参与到早期的体验计划,让他们有机会亲自体验,以确认Spectre turbo技术。
"我们发现Spectre Turbo技术可以提高生产力,能够将版图之前的设计仿真时间降低到五分之一,同时不用牺牲全SPICE的精确性,"LSI产品技术部设计技术组总经理Hisaharu Miwa说,"它的使用简单而直观,对我们的工程师来说,不需要花费太多时间去掌握。"
"前端和后端电路仿真的精确性和高性能,对我们来说是非常重要的,"Maxim Integrated Products副总裁Saeed Navid博士说,"我们看到多种电路类型都实现了大幅的性能提升,并且具有完全的SPICE精确性,而又不需要改变仿真器的设置。在后版图仿真中,该新技术比起传统的SPICE仿真器,其优势地位就更加明显了。我们期待着尽快将其应用于我们的生产流程中。"
Spectre turbo技术已经被拓展,超越了核心Spectre算法,采用高级器件模型分析技术,让PLL、ADC等复杂模拟设计的前端和后端验证实现数量级的性能提升。通过这种新技术,设计师还可以发挥其最新多核处理器硬件的优势,使用内置的并行算法实现额外的速度提升。Spectre turbo技术与Virtuoso Analog Design Environment紧密结合,提供了创新的可用性,并保持完全的SPICE精确性。
"模拟与混合信号是Cadence一个主要的投资领域,我们正在开发先进的核心技术,例如turbo技术,向尖端客户提供最高的性能与精确性,以检验其最复杂的设计,"Cadence产品技术部执行副总裁Jim Miller说,"通过此次产品发布,Cadence进一步提升了在定制IC设计市场全盘解决方案的地位,为客户提供业界领先的集成电路设计、验证与实现的全面方案。"
Virtuoso Spectre Circuit Simulator是Cadence面向电路仿真完整解决方案--Virtuoso Multi-Mode Simulation的一部分,它为模拟、RF、存储器和混合信号SoC设计的全面领域,提供了优化的技术。Spectre turbo技术,通过灵活而可靠的代币型授权模型提供,让Cadence客户可以将其授权利用率最大化。Spectre Turbo技术被作为2008年4月发布的Cadence® Multi-Mode Simulation 7.0版本的一部分提供。
从turbo技术获得得速度提升是Cadence面向高级工艺节点的芯片设计、验证与实现的端到端解决方案的一个重要组成部分。Cadence在德国慕尼黑举办的CDNLive!欧洲会议中做此公布,这是面向Cadence技术用户的Cadence Designers Network系列技术会议的一部分。
关于Cadence
Cadence公司成就全球电子设计技术创新,并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务,来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2007年全球公司收入约16亿美元,现拥有员工约5100名,公司总部位于美国加州圣荷塞市,公司在世界各地均设有销售办事处、设计中心和研究设施,以服务于全球电子产业。
关于公司、产品及服务的更多信息,敬请浏览公司网站 www.cadence.com。
- 三星成功流片全球第一颗20nm工艺试验芯片(07-14)
- 意法半导体推出全新评估平台(03-12)
- 中芯国际和Cadence共同推出用于65纳米的低功耗解决方案(10-01)
- Tensilica设计流程支持Cadence Encounter RTL Compiler工具(06-05)
- UNISYS利用Cadence IFV形式验证器提高逻辑设计团队生产力(06-24)
- Cadence与中芯国际为无线芯片设计者推出通过验证的射频工艺设计工具包(07-02)