富士通开发出低功耗、高性能45nm逻辑芯片技术
富士通微电子（上海）有限公司近日宣布，富士通株式会社和富士通实验室已正式开发出具有低功耗和高性能互连技术的45纳米（45nm）LSI逻辑芯片平台技术。与以前的45nm技术相比，新平台可使等待状态时泄漏电流降低至五分之一，同时还可使互连延时缩短14%左右。
这些新一代45nm平台技术的成功开发将使富士通能够为客户提供更高速度、更小尺寸、更低功耗的LSI逻辑芯片。
此项新技术的详细情况已在 2007年VLSI技术研讨会上进行了阐述。
背景
为了支持不同设备中各种功能的拓展以及满足设备上使用多处理器内核的需求，LSI逻辑芯片的性能要求不断提高，这最终要求LSI逻辑芯片达到更高的集成度。面对这些趋势，对于45nm级别的逻辑技术，为了实现更高的集成度和速度提升，能够降低设备功耗的技术正变得越来越重要。
为了提高LSI的集成度，在所有新一代的设备中，需要缩短每个晶体管中的栅极长度并减小互连导线的宽度和之间的间隔。此外，为实现高速还需要使LSI芯片内的亿万晶体管之间的互连延时缩短到最低限度。
 图1：9Cu + 1Al 互连模块横截面，下部铜互连层之间绝缘层全部采用NCS材料（由富士通开发） 技术挑战在缩短晶体管的栅极长度时，存在一个问题：在栅极没有信号电压时，由于晶体管的源极和漏极之间不断升高的泄漏电流而导致功耗增加--例如在手机处于等待呼叫的待机模式不必执行任何处理工作时。 在45nm晶体管中，互连导线的宽度和之间的间隔都达到了最小的65nm。除了互连导线由于微型化所致的电阻增加之外，如果绝缘层的介电常数仍与前一代产品相同，互连寄生电容将增加，从而导致互连延时增加，因此必须使用介电常数更低的材料。 富士通的新技术 1. 新型退火技术 富士通研究人员发现，减小源极和漏极结深可有效降低泄漏电流。 但是，简单地减小源极和漏极的结深会提高源漏区的电阻，从而降低晶体管的性能。为了抵消这种影响，富士通研究人员开发了一种新型退火技术，称为毫秒退火（MSA）技术。与以前的退火技术相比，富士通的毫秒退火技术采用更高的温度，因此可降低电阻；此外由于退火时间极短，可形成较浅的源极和漏极结，从而降低了泄漏电流。 2. 高性能互连技术 富士通的研究人员在较低的互连层之间使用纳米聚合硅石（NCS），这种材料的介电常数（k）为2.25，是目前已报导绝缘膜中最低的材料，适用于需要最小的互连间隔的底层互连。 NCS这种绝缘材料中存在微细的小孔，可同时实现较低的介电值和较高的机械强度。富士通所推出的NCS技术在65nm产品仅用于互连层某些部分。但是在45nm产品中，NCS不是仅用于同一层的互连导线之间，而且用于不同布线层之间以便进一步降低布线电容。 结果 新型退火技术可极为有效的控制晶体管电阻，使泄漏电流降低至以前的五分之一，因而具有多方面的优势，例如手机的最长待机时间可增加至五倍。此外，据《国际半导体技术发展路线图》介绍，富士通通过利用高性能互连技术，可实现互连延时缩短14%（与标准的45nm互连技术相比）（*1）。
|
SoC ASIC MCU ASSP 富士通微电子 VLSI 相关文章：
- 2012年EDA产业趋势预测 SoC功能验证将成为主要议题(01-19)
- 2011年电视半导体市场增长势头减弱，SoC销售额下降(02-13)
- 2011年台湾厂商横扫对手，主宰电视SoC市场(03-01)
- 系统级芯片SoC真的能取代传统CPU？(04-26)
- 欧胜推出业界首款四核高清音频处理器SoC (06-04)
- 实践9号B卫星SoC芯片小如指甲 实现全套大脑功能(11-01)