反熔丝存储器IP满足低功耗设计发展需求

阵列电压的控制

另外一个方法是减少阵列的工作电压。除核VDD供电电压外，Sidense SLP宏还需要两级电压：分别是用于编程的VPP和读操作的VRR。VPP可由外部管脚或电荷泵提供。VRR设定活动字线电压，在确定存储器单元(无论是否编程)状态的单端读操作时需要该电压。还有一种差分读出模式，它不需要VRR，但每个可寻址存储器操作都需要两个物理位单元。所有所需的电压级均由一个单独的集成电源宏通过标准阵列电压生成，便于用户优化电源方案。

小尺寸存储器单元、可尽量减小容抗和激活单元数量的阵列设计，以及电压级优化等，这些技术和手段的结合可在创制低功耗嵌入式存储器的过程中发挥积极作用。当并不需反复重写存储数据时，精心设计的基于反熔丝的OTP存储器阵列可为设计师提供一种替代NVM的超低功耗方案。此种紧凑型的小尺寸存储器阵列能最大限度地减小裸片面积和走线长度，这有助于降低硅成本、提升性能。