利用Virtex-5 FPGA实现更高的性能
时间:04-29
来源:Eefocus
点击:
在FPGA|0">FPGA系统设计中,要达到性能最大化需要平衡具有混合性能效率的元器件,包括逻辑构造(fabric)、片上存储器、DSP和I/O带宽。在本文中,我将向你解释怎样能在追求更高系统级性能的过程中受益于Xilinx® 的Virtex™-5 FPGA构建模块,特别是新的ExpressFabric™技术。以针对逻辑和算术功能的量化预期性能改进为例,我将探究ExpressFabric架构的主要功能。基于实际客户设计的基准将说明Virtex-5ExpressFabric技术性能平均比前一代Virtex-4 FPGA要高30%。
利用新的逻辑构造(在里面你可以实现诸如计数器、累加器和RAM/ROM存储)和可用的硬IP模块、存储器及DSP(经最优化以运行在高达550MHz的时钟速率),Virtex-5 FPGA无疑是针对高性能设计的平台选择。
ExpressFabric的性能
自从上世纪80年代中期第一颗FPGA问世以来,大多数FPGA的逻辑构造一直是基于相同的基本四输入查找表(LUT)架构。Virtex-5家族是第一个提供完全独立输入(不共享)的真正6输入LUT(6-LUT)构造的FPGA平台(图1)。向6-LUT构造架构转移为65nm的Virtex-5 FPGA家族提供了在关键路径延迟-决定逻辑构造性能的因素-与裸片面积之间的最有效折衷。
图1:Virtex-5可配置逻辑模块(CLB)构成两个逻辑片,每逻辑片利用4个提供更少逻辑级好处的独立6-LUT。 随着工艺技术的进步,互连时间延迟能占关键路径延迟的50%以上。赛灵思已经为Virtex-5 FPGA开发了新的互连模式,通过较少的跳跃(hops)到达更多的地方来增强性能。新的模式增加了两到三跳之内可以到达的逻辑互连的数量。此外,更为有序的路由模式使Xilinx ISE™软件更容易找到最优化的路由。所有互连功能对FPGA设计工程师都是透明的,但是,将转变为更高的整体性能和更容易设计的可路由性。本质上,Virtex-5模式根据距离提供快速可预测的路由。通过把新的6-LUT构造与进位链、专用多路选择器和触发器(与把这些单元连接起来的独特方法)这样的特殊功能相结合,创造了非常卓越的性能和实现逻辑及算术功能的效率。 多路选择器(MUX)就是清楚地说明ExpressFabric技术好处的例子之一。在Virtex-4架构中实现一个4:1 MUX需要两个4输入LUT和一个MUXF模块;同样的4:1 MUX现在可以在Virtex-5器件中用一个LUT来实现。类似地,在Virtex-4架构中实现一个8:1 MUX需要四个LUT和三个MUXF模块;而新的Virtex-5架构仅仅需要两个6-LUT,因此,性能更高且逻辑利用更佳,如图2所示。
|
Virtex-5 FIFO FPGA DSP ASIC 相关文章:
- 利用Virtex-5 FPGA实现更高性能的方法(03-08)
- 利用 Virtex-5 FPGA 降低功耗(07-07)
- 实现多端口1Gbps 和10Gbps TCP/iSCSI 协议处理任务卸载解决方案(07-10)
- 如何采用FPGA协处理器实现算法加速(04-29)
- Virtex-5 系列概述LX、LXT 和 SXT 平台(07-27)
- 高效FIFO串口双机通信在ARM7上的实现(06-20)