• · 求助：protel的封装我可以在cadence里使用吗？11-06
• · Allegro原理图切换编辑软件11-06
• · allegro中如何导入capture的网表文件11-06
• · 设计建议11-06
• · 着急 CIS导网表出错！拜托大家11-06
• · 热焊盘有几种做法，进来投票了！哪位大侠会做热焊盘？11-06
• · 一个关于via的疑惑！11-06
• · 无法实现蛇行线自动完成，为什么？11-06
• · capture 如何把sch中的元件封装导出成自己的库？11-06
• · 为什么我在设置差分线线距线宽的地方改变数字，差分线没有变化11-06
• · 152里面如果区域规则不起作用是什么原因呢？11-06
• · 我设置区域变线宽单画是对了，但是bga扇出就不是我想要的值，我应该在哪里改11-06
• · allegro能不能按照concept hdl中的页来放置器件？11-06
• · “任何板，一周（LAYOUT）搞定”是真的吗？11-06
• · 4层板表面铺铜的问题11-06
• · 大家在Capture中怎么对付NC的啊？11-06
• · cadence 16 官方原版培训教材11-06
• · 6层板各层铜箔厚度一般为多少？11-06
• · 一个非常恼火的小问题。11-06
• · 請各位高手幫忙有關footprint修改問題！11-06
• · 有关封装生成器11-06
• · 移动过孔问题！11-06
• · 大家都用推挤功能吗？11-06
• · PCB和gerber的一致性检查问题11-06
• · shape symbol问题请教？11-06