• · 求助：Cadence导出封装的方法11-06
• · tool-> Derive Connectivity中的figure stackup to vias怎么用？11-06
• · 一个已经布好的走线（cline）怎么直接改变它的网络（net）？11-06
• · mechanical symbols11-06
• · allegro 中过孔设置11-06
• · CIS 16.3 如何关闭footprint viewer？11-06
• · win7系统下allegro15.7无法完成建库的工作11-06
• · 问题：有关导入CAD板框后11-06
• · 关于电源分割11-06
• · 如何锁定我设置的T点，11-06
• · 关于拓扑结构11-06
• · 有哪位朋友能重发一下Cadence SPB15.5吗？11-06
• · allegro 遇到的问题11-06
• · 在新建元件画图形时怎样设置移动范围小11-06
• · 求助：关于Cadence 16.3中的PCB Router问题11-06
• · 如何更新原理图11-06
• · win7 64下安装Cadence SPB破解11-06
• · BB VIA 和 THur via是什么意思11-06
• · 为什么我标注尺寸的时候尺寸不显示在中间呢？11-06
• · 安装candence spb16.3 不成功，帮我看看我的步骤对吗？11-06
• · 为什么SOLD MASK TOP看不到？11-06
• · 有个疑问11-06
• · ALLEGRO 15.7怎么按一比一的比例把自己的封装打印出来？11-06
• · 倒PCB出现的问题 是ALLEGRO 15.711-06
• · allegro拼板,在工艺边上加mark点和工艺孔,怎么加呀？11-06