• · 请教，邮票孔封装下面主板的顶层走线问题11-06
• · 请教问题：如何设置Allegro输出光绘文件的路径？11-06
• · 请问那个绕得比较好？11-06
• · allegro中的走线被锁定，无法移动，如何解锁让它可以移动？11-06
• · 请教多层板表层铺铜的优缺点11-06
• · 差分对间等长设置？11-06
• · 求教叠层结构11-06
• · 如何在原理图上能看见PCB封装信息11-06
• · cadence16.5 仿真问题，请教高手指点？有图为证，，急！11-06
• · 不能place机构件（USB接口）问题11-06
• · 复杂的板框如何敷动态铜（求助）？11-06
• · 为什么我安装的16.2和16.3版本的软件都在约束管理器里面没有电气约束这个选项？11-06
• · 补丁太多咋打？11-06
• · Hotfix_$PB16.50.00911-06
• · （已解决）allegro能不能设置同一shape到不同网络的避让距离11-06
• · allegro16.5最新破解方法整理11-06
• · 关于Drawing Format11-06
• · allegro 16.0 移动元件11-06
• · 关于BGA layout 小窍门11-06
• · 请教：关于生产加工回来的PCB叠层是否正确的方法11-06
• · allegro中导入网表出错11-06
• · 在做好的板子上要挖几个园孔和方孔，该怎么挖？11-06
• · allegro当中refdes assembly的字符重复出现？11-06
• · 有关Capture CIS 16.3 Variants BOM的问题11-06
• · 求高人帮助！11-06