• · Allegro内层铺铜的问题11-17
• · 请问ALLEGRO负片出光绘问题11-17
• · 请问走蛇形线时可以设置走线间距和宽度吗11-17
• · 在cadence里，怎么将PCB的更改更新到原理图中去？11-17
• · 建议版主增加一个自动布线的栏目，讨论specctra相关的软件11-17
• · 用allegro做好PCB，如何同Capture进行比较11-17
• · 用ALLEGRO的同志注意了﹗11-17
• · 如何将一块板子上的规则导入到另外一块板子呢11-17
• · 请教如何自动禁止违反设定规则的布线操作？11-17
• · 请问修改焊盘后如何更新封装！11-17
• · 请问我用CYCLONE III ep3c80f780需要画几层版？11-17
• · 求助:Allegro 15.7怎么样显示文本的实际线宽！11-17
• · 统计一下高速差分线的线宽线距用什么软件计算最准11-17
• · 有人做带桥片的CPCI背板吗？11-17
• · candence库管理问题11-17
• · 关于元器件序号的一个问题11-17
• · 弱弱请教一下 如何在ALLEGRO中快捷改2DLINE的走线？11-17
• · 从ORCAD导入allegro16.3中，为什么GND、power的net丢失了？11-17
• · 请教各位大侠:NO_PROBE问题11-17
• · 铺铜自动切角11-17
• · cadence16.5破解不成功11-17
• · Allegro出gerber 错误11-17
• · 问一个关于allegro的简单的问题11-17
• · conductor与plane在阻抗控制上的问题.11-17
• · allegro的颜色设置大家是怎么搞的，我快崩溃了11-17