• · allegro输出钻孔文件比例不对，求解？11-07
• · 请教：电容在板上的布局问题11-07
• · 有关AD的问题11-07
• · 求教allegro 推挤问题11-07
• · 關於CM 設定問題11-07
• · 求助：allegro 封装更新后原先的地孔网络属性变了？11-07
• · Allegro 的3D View 不显示部分已经Mapping的器件11-07
• · 8层板叠层结构11-07
• · ORCAD总线不在同一页面是如何连接的？11-07
• · allegro软件碰到的问题11-07
• · pin delay 出现错误11-07
• · allegro 单独高亮显示网络11-07
• · 请教DDR3颗粒layout中ECC芯片的作用及必要性11-07
• · 芯片焊盘和阻焊问题11-07
• · 网络问题，求解决！11-07
• · diff pair via space11-07
• · 请求帮助，谁可以把Allegro 16.3de 文件转成15.511-07
• · capture保存出错ERROR：115211-07
• · Allegro怎么查同一网络重复铺铜？11-07
• · HDI板过孔设置11-07
• · 此錯誤訊息俅解答，11-07
• · 急需幫忙11-07
• · 学习allegro11-07
• · creat netlist出現錯誤，也無法跳出錯誤碼11-07
• · 這個功能有人用過嗎？11-07