• · 急：命令行显示netrev completed successfully，但没有任何器件导入Allegro！11-16
• · 合并两个设计，但是有大量重复器件位号，怎么办？11-16
• · 急问：LOGO里面能用汉字么？11-16
• · 用allegro一般画哪些方面的图呢？11-16
• · 請問一下各位18996Pin的Server 需要多長時間Layout 完啊...11-16
• · 带pci金手指的板11-16
• · 金手指问题11-16
• · 求助导网表的问题11-16
• · 请问常见的印制线路板厚度有哪些？11-16
• · 求助 关于零件的导出11-16
• · 请教capture转allegro的问题11-16
• · 看到LILY_7948成为版主了,恭喜了,呵呵11-16
• · ORCAD 导入ALLGRO 前问题11-16
• · 哪有linux版的CADENCE下？11-16
• · PCB Edit 的查找功能在哪里？11-16
• · 关于安装：直接安装产品，一切默认回车，完了后在环境里设置CDS_LIC_FILE值为licen11-16
• · ALLEGRO 15.2 移线问题11-16
• · 需要allegro封装11-16
• · 我原来是用protel99se.现正准备用ALLEGRO15.2.有问题想问.11-16
• · ［求助］Cadence 15.2怎样导入网表11-16
• · allegro中的netlist导入的问题11-16
• · 怎样替换库的pad中的几个，而不是全部（搞定，谢谢关注）11-16
• · 关于soic与sop的区别11-16
• · 打开Capture就有错误11-16
• · 设计重用的最佳流程是什么？11-16