• · 如何自动把平行线走为若即若离的折线11-17
• · Allegro15.7的菜单11-17
• · 关于原理图到PCB转换时元器件值的问题11-17
• · 元件的值怎样带入到PCB中11-17
• · 关于花焊盘的一点疑问11-17
• · 用shape做封装，出现如下错误，不知何故，望高手指点！多谢！11-17
• · audit net 问题11-17
• · brd里的thermal relief怎么調出來？11-17
• · 1 Net(s) without drivers or receivers.11-17
• · substrate layout11-17
• · ORCAD Source Library 更改11-17
• · 出gerber时为什么要aperture？11-17
• · 请问各位高手们，有谁会用polar算阻抗？11-17
• · 关于protel原理图转到capture的问题，做过的朋友请进11-17
• · 电路设计常用软件介绍11-17
• · protel layers 分析11-17
• · 求15.5的安装方法！11-17
• · Allegro出的gerber在CAM里查看分层的问题11-17
• · 如何更改焊盘原点？急！望各位高手指点！11-17
• · 几种布线器打分11-17
• · 怎样让Allegro导出的NC数据和其他artwork层数据位置重合？11-17
• · 求教关于网格铺铜问题11-17
• · 紧急求救：关于same net drc11-17
• · 关于constrain11-17
• · BS不厚道的人！11-17