• · 如何改变via和trace的网络属性？11-17
• · 有没有山东的老乡11-17
• · 学ALLEGRO已一段时间，想与A迷分享一下经验！11-17
• · 请问各位大侠,铺铜问题11-17
• · DFA检测出错！11-17
• · 元件管脚引起的不能手动放置布局问题11-17
• · 请问各位高手，如何将POWERPCB的库转为ALLEGRO的库啊，不胜感激(在线等)11-17
• · PowerPCB的文件导入Allegro的正确方法11-17
• · powerpcb转到allegro问题。请高手帮忙11-17
• · 请教高手：powerpcb转allegro问题11-17
• · 请问怎样将powerpcb&powerlogic中的元件库导入到cadence中？11-17
• · 自动添加测试点11-17
• · 加via 孔的时候，怎么修改他的大小哪？11-17
• · Cadence最新Allegro平台带来先进的约束驱动PCB流程和布线能力11-17
• · 元件自动布局时的问题11-17
• · 求助:发光二极管封装11-17
• · 别人给了一个.dra封装,怎么生成它的.pad文件啊？11-17
• · DB check 出错信息11-17
• · 导入网络表时提示的错误11-17
• · 在原理图中计算pin11-17
• · 紧急求救allegro问请看附件图示！11-17
• · 生成gerber的错误11-17
• · 给大家分享Allegro 视频教学文档11-17
• · 急救呀，不能導入allegro11-17
• · 请教如何利用Pad Designer做长方形的表贴的焊盘11-17