• · 如何只显示顶层或底层元件和走线。11-06
• · 请教关于差分线能不能走蛇形线？11-06
• · USB信号走差分线？11-06
• · 新手弱问： 如何设定多个VIA的clearance merge？11-06
• · 调查一下，用Allegro画PCB的有多少人还做硬件设计和调试？11-06
• · 我在electrical建的一个net class怎么在spacing里没有呢11-06
• · allegro 出的负片，用CAM350检查的疑惑。11-06
• · 怎么才能一个好开始11-06
• · allegro 约束管理器的使用11-06
• · 菜鸟级问题－怎么从cadence的pcb中输出元件列表11-06
• · 建立PAD时Through,Blind/Buried,Single区别11-06
• · 原理图器件问题11-06
• · 动态铺的一些小问题。11-06
• · allegro中请问怎么显示线长11-06
• · 关于Allegro的择安装11-06
• · 这个到底怎么回事？11-06
• · 贴片焊盘的大小11-06
• · 请教高手关于飞线的问题？11-06
• · 各位的via array项是不是这样的？11-06
• · 关于ORCAD软件11-06
• · 我想学allegro，不知道怎么样学好，请各位讲讲经验。11-06
• · 新手发问，关于电源层的分割11-06
• · 问一个比较弱的问题啊，格点设置的越小是不是越好呢11-06
• · 在出光绘文件前要做那些检查以保证出的gerber的正确性11-06
• · 16.0约束的问题11-06