微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro16.5 问题

allegro16.5 问题

时间:10-02 整理:3721RD 点击:

有没有遇见过,用16.5版本的allegro,在布线时,器件有几个pin网络本来是空的,但是后面发现这几个pin变成了有网络(没有更新网表),请帮忙解决下这个是什么问题,非常感谢!

 

应该是电源脚,原理图上的power脚即使不连pcb上也是有网络的,除非将pin propertity type改成passive

谢谢,空pin上面变有网络包括电源,地,也有其他信号,这种在之前都没遇见过,就这次才出现的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top