关于DDR等长

应该是有芯片资料的design guide 的，里面会告诉的ddr阻抗控制与等长要求的啊！基准也是有规定的，而不是像你说滴那样哈！

需要参照时钟线的长度作等长。

对于DDR初学者，完成可以按最长的那一根的长度来做等长。但是如果只是一片DDR的话，这一根最长的线不应该超过1500mil

谢谢

呵呵……
我做过一个板有DDR的，地址线跟数据线都给他做成等长。也不知道这样子做行不行，这个板子还没实际做出来。

数据线比时钟长还是短呢 ?还是等长?

应该分组等成啊，数据线一组，地址线控制线一组，时钟线一组，数据线组，地址线组的等长要以时钟线为基准误差在400MIL

TKS

可以是可以，但是这样做一是浪费自己的精力，再有就是如果你数据比地址线短的，那你这样做就把数据加长了，不推荐这样做法

謝謝

呵呵……THS，学习了。