微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何处理实际布线中的一些理论冲突的问题

如何处理实际布线中的一些理论冲突的问题

时间:10-02 整理:3721RD 点击:
1、如何处理实际布线中的一些理论冲突的问题
问:在实际布线中,很多理论是相互冲突的;
例如: 1、处理多个模/数地的接法:理论上是应该相互隔离的,但在实际的小型化、高密度布线中,由于空间的局限或者绝对的隔离会导致小信号模拟地走线过长,很难实现理论的接法。我的做法是:将模/数功能模块的地分割成一个完整的孤岛,该功能模块的模/数地都连接在这一个孤岛上。再通过沟道让孤岛和“大”地连接。不知这种做法是否正确?
2、理论上晶振与CPU的连线应该尽量短,由于结构布局的原因,晶振与CPU的连线比较长、比较细,因此受到了干扰,工作不稳定,这时如何从布线解决这个问题?诸如此类的问题还有很多,尤其是高速PCB布线中考虑EMC、EMI问题,有很多冲突,很是头痛,请问如何解决这些冲突?

首先一点,需要平衡理论与工程的区别.

恭喜小编进入快点PCB设计第二阶段
根据产品的要求进行布线,如果板子特别小,孤岛是个好办法。我就经常用 哈哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top