微波EDA网,见证研发工程师的成长! 2025妤犵儑鎷�03闁哄牞鎷�30闁哄喛鎷� 闁哄嫮鍠愬﹢锟�闁哄喛鎷�
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > allegro打盘中孔不报错

allegro打盘中孔不报错

时间:10-02 整理:3721RD 点击:
请教一下,allegro打盘中孔不报错是什么问题,同名DRC已经打开了。

闂佸憡姊绘慨鎯归崶銊р枖闁跨噦鎷�...


进入规则管理器,在PHYSICAL CONSTRAINTS栏里有图中选项,选择NOT_ALLPWED,你试一下,看看行不行?

已解决,谢谢

上一篇:allegro报错
下一篇:关于FPC的阻抗控制
鐏忓嫰顣舵稉鎾茬瑹閸╃顔勯弫娆戔柤閹恒劏宕�

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top