微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > DDR信号组内、组外间距规则设置?

DDR信号组内、组外间距规则设置?

时间:10-02 整理:3721RD 点击:
举例:要求 "BUS_DATA 0-7"组内间距10mil , 组外间距20mil , 组内间距直接在“BUS”上设置就OK了,组外间距怎么设置呢?搞了半天也没弄好,谁能详细说明一下如何设置?

添加bus-bus规则,具体如下图所示。




感谢 color ,困扰我的问题终于解决了!之前我也有做 class-class的规则,出于习惯我是在 NCls 这个主类直接设置,希望下面所有的 CCls 都能应用同样的规则,没想到最后导致组内的间距都变20mil了!我都觉得很郁闷,一定要在 CCls 里设置才行啊。

解决了就好,欢迎以后多来分享

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top