微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 关于差分对内drc的问题

关于差分对内drc的问题

时间:10-02 整理:3721RD 点击:

之前有的板子我在绕等长时起得大波,以前不报错的,但我这几天重新打开刷新一下凡是大波的全报错,可今天不知道我动了什么,现在又不报错了,好奇怪

你的问题很纠结!

Min line spacing设置成gap大小就解决了,好多人不喜欢设置这个。
自测ok。

是的

是说在规则里面改吗?如果是,我改了没消

上一篇:PCB报错问题
下一篇:辅助边的问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top