微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > RGMII

RGMII

时间:10-02 整理:3721RD 点击:
RGMII(Reduced Gigabit Media Independent Interface)是Reduced GMII(吉比特介质独立接口)。RGMII均采用4位数据接口,工作时钟125MHz,并且在上升沿和下降沿同时传输数据,因此传输速率可达1000Mbps。同时兼容MII所规定的10/100 Mbps工作方式,支持传输速率:10M/100M/1000Mb/s ,其对应clk 信号分别为:2.5MHz/25MHz/125MHz。RGMII数据结构符合IEEE以太网标准,接口定义见IEEE 802.3-2000。
采用RGMII的目的是降低电路成本,使实现这种接口的器件的引脚数从25个减少到12个,12pin 脚分别为:Tx_c,Tx_ctl,Tx_data*4,Rx_c,Rx_ctl,Rx_data*4。
般用于MAC和PHY之间的通信。
发送器:
◎ GTX_CLK——吉比特TX..信号的时钟信号(125MHz)
◎ TXD[3..0]——被发送数据
◎ TX_CTL——发送控制
注:在千兆速率下,向PHY提供GTX_CLK信号,TXD、TXEN、TXER信号与此时钟信号同步。否则,在10/100M速率下,PHY提供 TXCLK时钟信号,其它信号与此信号同步。其工作频率为25MHz(100M网络)或2.5MHz(10M网络)。
接收器:
◎ RX_CLK——接收时钟信号(从收到的数据中提取,因此与GTXCLK无关联)
◎ RXD[3..0]——接收数据
◎ RX_CTL——接收控制
◎ COL——冲突检测(仅用于半双工状态)
◎ CRS——载波监听
管理配置(控制和状态信息):
◎ MDC——配置接口时钟
◎ MDIO——配置接口I/O
RGMII接口相对于GMII接口,在TXD和RXD上总共减少8根数据线。

赶紧顶啊

RGMII真正的理解就在这了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top