微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 由晶振起振不稳定想到的设计与制造

由晶振起振不稳定想到的设计与制造

时间:10-02 整理:3721RD 点击:
晶振起振不稳定,或是时振时不振等关于晶振的起振问题,你还有疑惑吗?下面松季电子重点介绍引起晶振不起振的原因有哪些?
  一、线路板走线错误;
  二、机器质量有问题;
  三、负载电容或匹配电容与晶振不匹配或者电容质量有问题;
  四、线路板受潮,导致阻抗失衡而不能起振;
  五、晶振电路的走线过长;
  六、晶振两脚之间有走线;
  七、外围电路其它参数的影响
针对上面的出现的问题,我们设计该如何是好呢?以下是自己的一些见解你,大家一起来聊聊吧。
         1、线路板走线错误;这个,其实跟原理图是有很大关系的,原理图直接影响线路设计,设计工程师没有发现原理图的错误;再者,设计者直接设计造成的短路或是开路;
         2、线路板受潮,导致阻抗失衡而不能起振;这就是加工时注意将线路板保护好,做成不易受潮的情况。
         3、晶振电路的走线过长;我们尽可能靠近他的芯片放置,且线可以尽可能的短;
         4、晶振两脚之间有走线:晶振中我们不将其他信号走在里面;晶振外围一圈包地处理;远离干扰源。
         5、外围电路其它参数的影响:远离干扰源放置。

楼上正解

无源晶振下最好不要有其他信号线

恩,是的。
有源晶振其实也是一样,尽可能里面没有其他信号线。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top