微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 如何查看多余的盘

如何查看多余的盘

时间:10-02 整理:3721RD 点击:

我去了解了解了一下,我们在做单板时,我们封装有的会更新,但是原来的盘还在板子上,更新后的封装的盘不一样,这样就是多余的。

不一样是什么意思?
一般只有线走不出来时,才会跟客户协商再去掉盘的,如果封装直接干掉了,肯定不正常。或之前建错了。

不是这个意思,不是削盘,是一些旧库信息,比如之前使用0603的电阻,现在通过调网表统一换成0805的电阻了,板子上没有了,但是实际上0603的一些焊盘信息还是包含在pcb文件中,需要清除。都是因为某种原因调入到板子上,而后面又没用的,会有遗留!

不是这个意思,不是削盘,是一些旧库信息,比如之前使用0603的电阻,现在通过调网表统一换成0805的电阻了,板子上没有了,但是实际上0603的一些焊盘信息还是包含在pcb文件中,需要清除。都是因为某种原因调入到板子上,而后面又没用的,会有遗留!

解答的太好了,太仔细了,太容易让人信服了,非常感谢谢!
不过个人为认为,这属于调网表的人工作没做到位。

这个说法不对,不属于调网表的人的责任,不调网表也可能会导致这种情况,比如人为的增加 一些假器件,焊盘信息读入之后,又改为其他的或者删除。一般都是在投板之前做此项工作。因为过程中反反复复,不会去弄这个,

恩,高手,我想表达的就是这个意思。

跟网表没有关系,上面大神说的很对。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top