微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > PCB设计问答 > Cadence Allegro > 0.65BGA layout、工艺注意事项

0.65BGA layout、工艺注意事项

时间:10-02 整理:3721RD 点击:
我是新手,最近做单板时遇到0.65bga感觉T吃力,求各位大神指导指导啊?

封装如果OK,其它的不是难事了。

你的头像亮瞎了

这个可以详细的述说一下吗?

怎么个吃力法?

这个期待详细的解答啊。

上一篇:allegro 铺铜
下一篇:消DRC和直角

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top