DDR的上拉电阻

在设计DDR时，有时有要求DDR的上拉电阻的走线不超过10mm，有时不但不能超过10mm反而也会要求做等长，请问各路高手，这样做的优点是为了时序还是有其他原因?谢谢！

DDR的上拉电阻不需要等长

我在设计中有多次遇到过

上拉电阻只是把电平拉高，太长了会有一定影响，可能电平达不到想要的值，对信号的传输质量和延迟应该没关系，所以不需要等长。

上拉电阻的设计要求是走线长度不要超过500mil

上拉是会增加窜扰风险的，而且增加emi