半导体器件的电气过应力和静电放电故障——第一部分

静电可被定义为物质表面累积的静态电荷或静态电荷之间交互作用累积的电荷。电气过应力（EOS）和静电放电（ESD）是电子行业面临的重大挑战之一。通常来说，半导体行业中超过三分之一的现场故障都是由ESD引起的。ESD导致的半导体故障表现为漏电、短路、烧毁、接触损伤、栅氧缺陷、电阻金属接口损坏等。CMOS尺寸缩小的好处在于降低功耗，提高速度，但更小的尺寸会让较薄的栅氧化层更容易在EOS/ESD情况下受到损坏。随着技术进步，尺寸不断减小的半导体芯片、较薄的栅氧化层、多个电源、复杂的芯片以及高速工作的电路，这些都会大幅提高ESD敏感性。栅氧化层厚度的减小意味着较低的电流就可能使其遭到损坏。

ESD预测是一项单调乏味的工作，因为ESD现象在微观和宏观物理层面上都会发生。ESD保护设计是IC设计人员的一大挑战。随着技术不断向深亚微米级发展，为了实现更高的质量标准，CAD流程设计验证中具有增强功能的高稳健性高级预测模型，是应对ESD所必需的。

ESD损坏通常来源于人工操作、机械臂操作和制造环境中的其它设备，也来源于封装本身累积的电荷。ESD是EOS的子集。可通过两种方法减少ESD引起的IC故障，一是在制造、运输和应用IC的环境中确保适当的人员操作和设备接地，以避免发生ESD问题；二是为封装IC的引脚添加保护电路，在出现ESD应力情况下转移内部电路的高电流并钳制高电压。ESD保护电路设计用于在ESD事件中接通，从而钳制焊盘上的电压。

现场返回器件的故障分析能通过显示故障机制来协助设计开发工作。芯片制造商按照工业标准确保产品的ESD质量，不过他们无法控制客户如何操作，因此要进行片上有效的保护电路集成和测试。

本文将对EOS/ESD做基本介绍，并谈谈电荷转移机制、ESD测试模型、电气特征和EOS/ESD相关机制，并给出一些故障分析与技术的实例。