为什么PCB板上常见的单根线阻抗是50欧

既然是讨论你得先说说你的观点啊

个人认为有以下几点原因：
一、50欧姆在常见叠构里面所对应的线宽为5mil左右，这种线宽便于生产制造，也便于阻抗控制。
二、行业里约定俗成的规矩，早期的电子产品阻抗也都是这么控制的，这种阻抗得到了大家的认可。
三、我在资料上看的，50欧姆阻抗所对应的线宽，在较高频率下趋肤效应最小，所以损耗也小。

趋肤效应只是一个概念、一种现象，应该不是能够用数量衡量的吧，所以没有趋肤效应最小的说法吧，钻牛角尖了

趋肤效应是可以准确量化的。

趋肤深度是可以计算的哦

那是趋肤深度不，还是和趋肤效应这个词有本质区别的

趋肤效应是可以准确量化的.

我也想知道，讨论出结果了没有啊?目前小弟只知道它是一个标准

之前在网络上看到的解释，引用如下：
对于宽度确定的走线，3个主要的因素会影响PCB走线的 阻抗。
首先，是PCB走线近区场的EMI（电磁干扰）和这个走线距参考平面的高度是成一定的比例关系的，高度越低意味着辐射越小。
其次，串扰会随走线高度 有显著的变化，把高度减少一半，串扰会减少到近四分之一。
最后，高度越低阻抗越小，不易受电容性负载影响。
所有的三个因素都会让设计者把走线尽量靠近参考平面。阻止你把走线高度降到零的原因是，大多数芯片驱动不了阻抗小于50欧姆的传输线。（这个规则的特例是可以驱动27欧姆的Rambus，以及National的的BTL系列，它可以驱动17欧姆）并不是所有的情况都是用50欧姆最好。例如，8080处理器的很老的NMOS结构，工作在100KHz，没有EMI，串扰和电容性负载的问题，它也不能驱动50欧姆。对于这个处理器来说，高的阻抗意味着低功耗，你要尽可能的用细的，高的这样有高阻抗的线。纯机械的角度也要考虑到。例如，从密度上讲，多层板层间距离很小，70欧姆阻抗所需要的线宽工艺很难做到。这种情况，你应该用50欧姆，它的线宽更加宽，更易于制造。