DDR2等长
时间：10-02
整理：3721RD
点击：
对于在设计时DDR2，数据线与地址线一起控制等长，这样的优却点在那些方面，求指点，谢谢大神
看你做的什么拓扑嘛··呵呵哒
正常的T点的话，其实一个适当的等长范围就可以了，500mil左右足够了。因为过紧的等长导致走线都很长的话只有坏处没有好处。坏处有增加反射和串扰等。
在保证间距的情况下，一起等长会使得保持时间和建立时间大致一样，时序眼图会比较好吧，不知道司不是这样的，谢谢
时序这东西，达标就行了，500mil裕量已经非常大了。板子密起来很难去保证间距什么的。100和500相差才70ps，额外的反射或者串扰带来的影响可能都比这大