DDR2的DQS和CK信号之间的时序关系如何分析？对走线长度有...
时间：10-02
整理：3721RD
点击：
如题，DDR2的DQS和CK信号之间的时序关系如何分析?对走线长度有什么要求?
如何
DDR2的DQS需要和CLK满足一定的时序关系，在jedec的规范上面就有，要具体分析一下子就说不清楚了，呵呵！一般也就要满足1/4的时钟周期，然而一般都会比这个严格很多，所以数据和时钟的等长基本上是在±500mil以内，也就是1000mil左右的等长。