微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 总线的布线疑问

总线的布线疑问

时间:10-02 整理:3721RD 点击:
很多设计喜欢一组总线走线是,并在一起,线线间距很小,明明有空间可以拉开。
请各位大神,点评优劣及原由。
个人以为,走在一起,也就是能保证线长保持尽量一致。单串扰会加大。


布线通道容易规划。串扰是会比较大的,还是稍微拉开一点比较好

仅利于布线通道规划,没有SI方面的考虑吧。

哈哈,正好相反,是没有考虑SI方面的影响。如果有空间还是尽量拉开点好!

在设计中为了保证总线的走线路径、参考面、线长等原因要尽量走在一起,关于间距如果空间比较有限,按照默认规则走也没有问题,不过在有空间的情况下还是拉大间距,可以减少串扰。

目测间距做到3w应该是可以的。

有空间尽量拉开避免串扰

以上全是高手,你可以放心了

3w原则

学习了,是不是只要满足串扰3W规则就可以呀!


有的总线会大于3W

看看板子速度把,不是很快应该没问题

看是什么信号线吧。应该也没有太大的干扰

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top