“电源加磁珠”，想说爱你不容易（上）-PCB设计十大误区

本节的问题是：
既然简单的用四分之一波长理论推算的电容去耦半径，对电容布局设计起不到指导作用，那么电容放置的离芯片电源管脚比较远，还会有哪些影响呢?

回答：
电容放置离芯片管脚比较远，可能导致电容的返回路径较长，多个电容的返回路径交叉，相互影响，可能增加了电源噪声。

你的自谐振工式是怎样的?

电容位置变远，会影响到安装电感，从而影响谐振频率。这个影响后面的文章会详细描述。
对寄生电容的影响?可以具体说一下吗是什么样的影响吗?

去耦半径文章已经说得很清楚了，在大部分的设计条件下，半径足够大。
第二个回答，正是后面一篇文章要讨论的问题，这也是问这个问题的目的，引起大家思考。
常规理解是电容放远，增加安装电感，谐振频率点往低频漂移，和其他电容的反谐振频率阻抗变大。
第二篇文章会详细描述这个现象，可能会让你看到一些不一样的结论。

其他几个回答也都有提到安装电感，非常好，这个会在下一篇文章进行解释。
其他带出来的储能、损耗等，和PDN的频域理论是两个不同的方面

电容的返回路径较长，多个电容的返回路径交叉，相互影响
这个说法还是第一次听到，能详细解释一下吗?

相关影响可否详解?谢谢！

哦，知道了，自谐振是把安装电感也加进来了

好好学习