微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL的charge pump的运放带宽问题

PLL的charge pump的运放带宽问题

时间:10-02 整理:3721RD 点击:
如题,在传统的PLL中,charge pump的结构如图所示,小弟想问一下,图中的charge pump的单位增益运放的开环带宽是怎么取的?很多书上没说过这个问题

请教一下,这个运放的作用是?运放的输入输出是反相的吧?

比参考频率大3-4倍足够,但是如果小也没什么问题的,比如可以小到PLL带宽的4倍大小。

额。 要求这么低?这个带宽可以随便取?

你的这个3-4倍参考频率,4倍PLL带宽,是怎么得到的?

如果想在每次UPDN时,On和Op都match上就要Opamp带宽大于参考频率3-4倍。如果不在乎这个,Opamp带宽是PLL带宽的3-4倍不会影响建立建立过程。小数分频的话Opamp带宽要大。

谢谢,那PLL的建立时间指的是PLL的锁定时间吗?还有为啥小数分频为啥OPA的带宽要大?

是的。因为小数分频的PLL,PFD总是存在较大的相位差,总是充电放电,所以要求快速跟随。

谢谢拉!

你这里说的Opamp带宽指的是单位增益Opamp环路的GBW还是3dB带宽?PLL带宽指的是PLL环路的GBW还是3dB带宽?

GBW。PLL有-3dB带宽吗

PLL环路没有,因为PLL环路在DC点无穷大,但是闭环有-3db带宽;那opamp带宽也是GBW?不是-3db带宽?

GBW

非常感谢大神赐教,嘿嘿

有,好像叫FM gardena在第三版PLL书上第二章写的DC增益可以认为是锁相环路带宽。
当锁定时,运放带宽不用太关注。运放带宽和锁定时间需要折中,具体情况根据具体问题。
LWJEE的回答是正确的。

一般是看它对CP的瞬态相应的影响
如上升时间 下降时间

mark hh

学习了

学习了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top