HVCMOS VGS 小于40V

VGS小于某一个值应该是防止栅氧层被击穿吧，不过你这个40V实在是有点高，不知道是什么工艺。 VDS小于某个值也是为了避免反向PN结被击穿。

HVCMOS工艺中ＶＧＳ一般只有小于1０Ｖ　Vds 小于40V

华润的厚栅氧hvmos是＜25V，Vgs和Vds都耐压40V的还真没见过。

40V好大，我现在这个只是5V

不知道你这句话的上下语境，不清楚是为了表达什么，所以不好解释。
HVCMOS工艺，正常工作时的Vgs最大可以做到40V，不会超过40V，Vds也一样。

这是哪家工艺?求解！
这个工艺通常会是>0.8um的老工艺，但是非常具有成本优势。

vanguard 0.5um 40v
thick gate ..很厚可耐 40v
至於 VDS 一般操作到 44v 還能動不過一般都小心在 40v 下
但是 LAYOUT SIZE 很大..
VIS 0.35um 就變 18v /3.3
VIS 0.4um BCD 是LDMOS5v / 24v / 60
分 5v ,drain 耐壓看LAYOUT 可 18v /30/40/50/60v ..
還有另個加 MASK 可以做 24v gate .
各人認為 gate 耐到 20~30v 夠
VDS 反而要耐高壓些,
LED backlight driver 以前是 boost 60v => 80v => 120v ..
如果BOOST到 120v 那得 Ldmos 耐 120v
不知道那家有此制程?
TSMC 好像是 0.6um耐高壓好像 70~80v?
多數FAB 都是發展 0.250.18um但是除非是SOC..否則 模擬設計使用 0.5um 0.35um 夠了
, 又不是一堆 logic design ..
台灣 目前有UHV 能力 FAB
MAXIC
UMC
新唐
TSMC
VANGUARD
鉅晶

nicer

一般很少VGS有40V那么高的吧

vgs 不是 Vth ..
一般是說GATE 耐壓吧.
dual gate process 都有類似 阿

目前有300~ 100v 工艺有那些家?
好像一般 40v BCD
60v BCD
500v600v 700v