微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 关于MOS管的体效应

关于MOS管的体效应

时间:10-02 整理:3721RD 点击:
请教大家一个问题:如何用 直观的方法 来看MOS 管的体效应?

MOS管是双栅器件 G是一个,另一个就是衬底。
只不过对于开启电压作用相反

说的很有道理,以前都没有这样想到过。
考虑体效应的话,二极管连接的MOS管从源端看入的阻抗反而减小,如何用直观的方法来解释这种现象?
谢谢之前的回答,很有启发性,希望能再帮我解决这个问题。

用公式吧,不管是小信号还是大信号阻抗都可以明显的看出来,不要让别人讲解了!做模拟电路的,要熟悉公式,其他的一切好解决!

单纯用公式的话,肯定是能出来,但达不到直观的效果。

"考虑体效应的话,二极管连接的MOS管从源端看入的阻抗反而减小", 谁说一定减小?体效应只是描述体电位变化对器件的影响,适当利用体效应,既可以是器件导通更好,也可以使器件关短更好。

这个,之前我没说清楚,是拉扎维书上第三章二极管连接共源级的一个小思考,现在再看书看到的一些问题,万分感激大家的帮忙。

substrate相当于另一个gate,存在体效应的二极管连接MOS管有两个压控电流源共同作用,两个电流源并联,电流相加,体现在跨导也是相加,阻抗是跨导的倒数,于是阻抗减小。

终于看懂。太谢谢帮忙了!

当bulk加电压后,使沟道耗尽区变宽,于是反型区载流子减少,ID减小。 Vt增大,要想得到同样的ID,则必须要增大VG。



怎么直观解释?还没看懂,求教

xuexiliao

Very Interesting...

xuexile

可以把衬底+源漏理解成单边JFET

很棒的解释。好希望有一天自己也如此通透

可以这么理解,nmos的源极和substrate是一个 pn 结,当substrate 加负电压,相当于pn结反偏,电子都在耗尽区,不能向gate下面的沟道移动,所以gate一定要加大电压把电子抢回来。加正电压,pn 正偏,有更多的电子提供给沟道,所以gate电压可以减小。

?

学习了

大神啊,学习了~



看着你们的讨论,我都觉得进步挺大的

谢谢你们的讨论,谢谢

恩,看着都觉得进步挺大的

学习~

学习了

谢谢指导了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top