SPICE网表中MOS管的衬底接法

mos管还有基极?

Are you mean the back-gate?
The power connected back-gate are usually fabricated in the common used big well, which is designed to optimized the chip size.

因为源极也是接VDD/GND的

看你的阱的情况，p-sub 的工艺 p管做在N阱里，S和B(n阱电位）可以直接相连，也可以把B连到电源电位；N管做在P阱里，而通常P阱和大衬底没有隔离，属于同一电位，如果N管的s电位不为GND, 是不可以直接将S和B连起来的；当然如果你有deep N well的管子，将N管的阱电位与大衬底隔离，那么S和B就可以连到一起了，消除衬偏。

看你阱的情况。如：P管做在N阱里，S和B可以直接连；N管做在P阱里，B与大衬底同电位，如果S电位不为GND,不可将S与B相连；当然你有Deep N well的管子就可以将N管的S和B连起来了。

RE: SPICE网表中MOS管的衬底接法

意思就是N管的衬底连GND，P管的衬底连VDD；N/P管是否可连S端要看阱的情况吗?

哈哈要好好看mos管结构阿。所有的mos管都是长在衬底（p）上的。一般都会把衬底偏置到Vss，所以你连nmos是，一般是把所有的都连到Vss。pmos特殊一点，它是先在衬底上挖个n-well，把这个n-well偏置到Vdd，然后再在这个n-well里长个pmos，所以pmos的衬底你连Vdd。
当然我说的只是最普遍的情况，如果你用一些特殊结构来消除体效应之类的，或者你用的SOI的话就另说。