关于Capless LDO

轻载，需要多大?小于100uA?

对，甚至更小，重载电流大，很容易推开次极点，但是当负载关闭，不消耗电流时，而LDO不关闭，那也要保证空载稳定，是不是这时候只能挂一个电流源呢?

学习

是的，或者如果电路切换不是很平凡，可以在低功耗时采用另一个结构。让大功率LDO待机

感觉有片外电容的LDO好处多多，就像给电路多加了一个电源，顶多浪费1~2个PIN脚，而Capless LDO做起来又麻烦又费面积性能又差，就只是因为可以集成

chip上加个pin脚容易，外围上加个cap就难多了。

你说的难具体指的是什么?是指这个cap的值和它的ESR值不准确，还是分立器件带来的成本与体积的增大?还是什么其它原因?

成本。

一般Capless可以设置成10uA-200mA，再小的静态功耗比较难处理

如果是 > 10ma pulse loading
, LDO 還能如此嗎?

对于轻负载，可以设计有源电容 来补偿，只是复杂化了。没有太大必要

还是应该看从多少跳变到10ma吧

那就还是得看应用了，看能不能容下一个电容

0.5m-> 10ma pulse, 200Khz,pulse width 2~10us
這樣如何 ?
MCU 使用時會如此 .不使用時 MCU 會停掉, 電流很小 .

其实0.5ma也不小，Capless LDO应该顶得住，怕的是从0电流跳

如果MCUidle mode是 100ua 內 ..但CLOCK 如果不關就可以 > 100ua
, 碰到問題就是 本來 SYSTEM有MCU + LDO ,
現在想 SOC 包 MCU .希望省去 LDO Cap .
這類就沒做過了 , 我是認為很難,
明明 多PIN ,加外面電容簡單有方便阿 .

成本，体积。
尤其是做SIP的时候。

500uA
很大了！
100A以上就不难实现了

作为一个基准参考点 设计时先考虑100uA～100mA的负载阶越变化，斜坡变化速率可以考虑1uS
之后才考虑更好的优化。

感謝 cap less LDO 電流能力一般會多大?是否如 dc loading 就沒影響
反而 switch load 影響較大 .
pmos 一般極點不好補, 有些使用 nmos

Ka Nang, Alex LEUNG A capacitor-free CMOS low-Dropout Regulator With Damping-Factor-Control Frequency Compensation