微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 设计一个capless ldo遇到困难

设计一个capless ldo遇到困难

时间:10-02 整理:3721RD 点击:
我现在需要设计一个capless LDO,输入是电池电压,输出为3.3V,负载只有两种情况0u 和45mA,功率管用的是p管,对瞬态响应要求不高,带宽1M以内就可以,但是要求10K处的PSR要至少40dB,现在问题是补偿很困难,特别是空载时,而且补偿好了10K处的psr又很难满足,麻烦哪位大神指导下。

大概是什么样的一个电路,EA是几级的呀?你把主极点放在EA的输出端,补偿就可以了,可能带宽会小一点,但是低频的PSRR主要看看基准吧。

PSR要好就是要放大器的DC gain就可以達到,您可以放大器的DC gain不夠高,
PSR的失效頻率大概等於LDO的頻寬,
假設所以您的PSR在DC frequency is -60dB,
一直到1MHz才開始變差,
這表示您的 LDO Bandwidth ~ 1MHz.

可以考虑使用adaptive biasing.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top