微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请问如何优化VCO中capbank的噪声

请问如何优化VCO中capbank的噪声

时间:10-02 整理:3721RD 点击:
最近设计LC VCO,发现capbank的噪声比较大,请问一般怎么优化,谢谢!

什么频率?
一般说来20G以下,Cap的噪声很小。
VCO相位噪声来自于电感Q,和MOS 管子。
MOS 管的噪声贡献主要为两处:
1. 两个MOS 管饱和区时,电流热噪声
2. 一个MOS 管进入triode 区,tank 通过这个管子 的能量泻放(loaded Q)
Flicker Noise 又是另外的理论了。

4G左右,主要是cap里面的提供偏置的管子之类的,也有可能是我的capQ太小了点,只有电感Q的两倍左右吧。

这个实在太小了,调到10倍以上吧

10倍是不可能了,能有个4倍我就谢天谢地了。谢谢你的回复。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top