微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 讨论一下怎么优化buck converter的死区时间?

讨论一下怎么优化buck converter的死区时间?

时间:10-02 整理:3721RD 点击:
buck converter,pwm mode时,上下管的死区时间怎么优化呢?
需要考虑什么因素?
上次面试被问到,我没说出个所以然来,请大家不吝赐教
谢谢谢谢谢谢

太大,效率降低
太小,功耗增大
通常10~30ns吧,这还咋优化呢

这个问题莫名其妙。
死区时间无非是根据你自己产品的需求定的,而且只要在合理范围内即可。是不是问电路的优化阿?
也许是我理解不了海龟的高深思想

死区时间太大,功耗会大,所以要调整上下管子的导通时序,一般会设计一个较小的时间差,在此时间段内两个管子都不通,一般会取15ns左右,太大会导致偕波振荡。

看規格決定 還有你的需求

死区时间太大,功耗会大,所以要调整上下管子的导通时序,一般会设计一个较小的时间差,在此时间段内两个管子都不通,一般会取15ns左右,太大会导致偕波振荡

这是个非常重要的问题!首先,我们是希望zero-voltage switching或者zero current wstiching
其次,我希望x点的上升和下降期间,两个mosfet同时关断。这个是被Cx和Rx所决定。
这就是adaptive dead time

这个问题还没好好想过,mark一下

很期待。

学习了

好问题,学习中

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top