微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 求助PLL的spur

求助PLL的spur

时间:10-02 整理:3721RD 点击:

各位大神,小弟有几个关于PLL的spur的小白问题不太明白:
1.reference spur一般多大是合理的,reference spur的确定是由系统的什么指标确定的?是发射机的指标还是接收机的指标啊。
2.reference spur的产生,我仿真发现,基本应该是由环路滤波器的电容的漏电流产生的,为了抵消这个漏电流cp的充电pmos管每个周期都会打开一小段时间,是这样的吗?
3.小数spur一般都多大合理啊,小数spur指标的确定一般是怎样确定的?我看网上说的应该是由rms jitter指标确定,因为带内spur和phase noise 都是最终积分为积分相噪。是这样的吗?
4.小数spur的频点在哪里啊?我看网上说的有好几种小数spur,产生的机理是怎样的?
还望各位大神给指点一个啊。给指点一个也好啊,多谢啦。

自己顶

无论小数还是参考杂散的指标都是由接收机的灵敏度决定,拉扎维 射频微电子(第二版)里面应该会有计算,我在论文里看到过,但记不清哪篇了。

spur的产生是充放电电流不匹配,导致CP输出有一个电流脉冲,在滤波器上产生的波动电压,从而导致VCO频率的改变,池保勇的射频CMOS书上有个简单的计算,可以帮助理解

至于小数分频,就是分频比一直在切换,平均的一个过程。比如分频比在10 和11 之间一直在切换,长时间来看分频比就是10.5 ,小数杂散分量就在0.5倍的参考频率处。

好的,谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top