DFF漏电问题
照了EMMI之后，发现是由几个用来做异步分频器的DFF造成的（Qb接DIN）
DFF的结构如附件，，，就是那种就最简单的结构，clk为高或者低，都由两个接成正反馈的inv使得输出稳定
这种结构在理论上，CLK固定在高电平或者低电平，等待较长时间后，都会由latch保证输出固定在某个电平
所以感觉不会有leakage
大家过去遇到这样的问题吗?这种DFF还有什么情况可能存在leakage
谢谢！
上封帖子忘了说这样的DFF一共串了5个，实现异步32分频
EMMI的亮点出现在每个CLK_IN的逻辑附近
谢谢！
这种dff你一般foundry有提供的，你就按照他的结构做最可靠了。
foundary只提供core的dff,这里是io,是自己改过来的。理论上，这种架构时间长了都没有leakage。照出来发现这里有，几率大概是20%
可能寄生电容电阻影响，令DFF的时序出现问题，例如在某个翻转瞬间一个数字门要将A点拉到VCC，另外一个数字门要将A点电压保持为0，这时就会有电流从VDD直接流到地，建议提取RCC参数跑下仿真，看能否观察到这个现象
这个是会造成动态电流偏大?我这里是静态电流偏大，，，所有信号都是稳定的，且已经稳定很长一段时间了
顶一下，真诚求教
初学者表示，这种DFF经常用，可是没注意有漏电，学习下
上电就漏电? 如果输入clk之后，情况有没改变
啊，我想起来了，和拉扎维书上13章那个latchup的原理一样，可能因为这个正反馈的gain不够，所以锁存的时候不能完全到VDD和地，可能MOS管S端的电阻过大了，可能CT电阻过大等等
可否贴一下你这个DFF的Layout，还有亮点位置
我们通过一些实验证明，在reset的情况下，仍然存在大小一摸一样的leakage
谢谢附件有两张图
一张是整体的电路图，就是一个异步分频器，漏电大致发生在两级之间的区域（有点像是CLK_IN之后的那两个inv）
第二张是单个DFF的layout，上面是NMOS，下面是PMOS。绿色部分是亮点出现的地方
我们用实验证实过，当RB信号为0是，所有DFF处于reset状态，仍然有相同大小的leakage存在
请帮忙看看，谢谢~
这种反相器锁存是用足够大的gain，产生了右平面极点，因此阶跃响应无限增大，最后锁定
在gain不够的情况下，实际会处在VDD和GND之间的某个电平，从而不能关断
你仿真下试试，将W/L比不断减少，这种锁存器最终是不能关断的
是fullmask吗，用的什么工艺啊?
你看下是否所有的源漏都打了两个contact，我有点怀疑由于工艺不稳定，这个电阻变得很大
T的工艺，都不止两个contact
另外，，，我们通过实验看，这些dff被reset了，仍然有leakage
reset的情况下，latch一定稳定
这只是一种可能性，有想过整个芯片那么多数字门但只dff漏电吗
如果是我说的这种情况，reset是没效果的，因为reset后latch电压又跑到中间去了，
这才是电路的真正平衡点，无论在仿真还是原理上，当然这是工艺的问题
谢谢您的耐心解释。这里我们的dff reset，一定会破坏原有的latch,使得他输出稳定。
另一个我没有提的可疑之处是，这些dff在一个gnd pad下方或者旁边。为了省点成本，我们在上面放了一个stack pad...
不知有无影响
gnd的电位是多少呢
，测试结果是那种情况啊?
1. RESET信号持续，还是漏电
2. RESET信号持续，不漏电；接着取消RESET信号，又漏电了
0。这串DFF用的就是这个gnd
不知道 process 多少,还有多少漏电?GATE OXIDE 本身也会漏 , 但一般很小 ..advanceprocess 听说,
好像比较会发生 ,因为 GATE 一般在生产都须要加 "天线 rule" , 一般加 diode ,
因为 生产时 metal line 电荷会伤到 GATE 氧化层 .
还有是否看过多少DIE每颗DIE 漏电位置都一样吗?
有切剖面去分析看看吗?
还有些是过电压,一般来说 0.5um oxide 5~6v ,但是7V 就不好 , 你电压有 spike 吗?
gate leakage很小应该照不出来 . 你照出来那漏电多大多少 ua ?
第一张DFF原理图的label可以标的更清楚些么，看不太清，我想看下信号流。
在PAD下面放device，个人见到的情况一般是GGNMOS，精度要求不高的电阻等
甚至有的芯片在设计和layout上面很注意节省面积，但PAD下面还是不放器件
这个芯片顶层是厚金属吗?
情况1
这种情况只在一片wafer发现。下周会调出同一批次的批次的测试结果看看
是的，顶层厚金属
稍后再贴，，，上班了在抓图
这个电路看起来没有问题，很经典的结构，所以我一开始就倾向于怀疑是版图或者器件的原因，你看你能不能再贴一个Layout的图，把M1和M1以下都显示出来，尤其是各种WELL，亮点的绿色圆圈也拿掉，M1以上的层全部隐藏，我试着画一下截面看看哪里有问题，你这个漏电都是发生在两片PMOS之间，顺着这个线索找一下先。
第一种情况的话就是直接坏了
谢谢帮忙，，，黄色的是M1，粉红色偏紫一点的是NWELLNWELL上面的橙色是P+注入，，深紫色的是N+，蓝色的是Poly，红色是有源区
这些DFF旁边有一个PAD_OPEN
