共源极Vds跟Vout的值不一样吗
时间：10-02
整理：3721RD
点击：
我在cadence画的图是这样的，仿真的波形如下（用Hspice）
可以看到Vds跟Vout的值不一样，为什么?
因為你看的是spice model內部的Vds，他的source有串接Rs內阻，他的drain有串接Rd內阻。而你在schematic看的是外部的端點電壓，當然不同。
因為你看的是spice model內部的Vds，他的source有串接Rs內阻，他的drain有串接Rd內阻。而你在schematic看的是外部的端點電壓，當然不同。