问一个fn pll里面pfd输入的问题

在采用delta-sigma调制技术的小数锁相环里，为了消除小数杂散，一般的方法会有，FIR滤波，DAC补偿，还有高阶调制器等等。
但是有一个比较有意思的问题就是PFD的两个输入。
我们知道在传统整数型锁相环里，PFD的两个输入为参考（或者其分频信号）以及分频器输出信号。但是在小数型锁相环里，分频器输出与参考信号并不完全同相位，而是存在一个随机的偏差。
各位在设计小数型锁相环的时候，是如何解决这个问题的啊?
希望不吝赐教。O(∩_∩)O谢谢

这不是个问题

为啥?

因为 FNPLL 中pfd的输入信号本来就是有偏差的呀，最简单方便的是靠LPF去完成进一步滤波的...
你想想 VCO的输出频率，divider之后的频率，还有 输入参考频率它们的关系

突然想到，好像还有一种方法可以满足你 pfd 两个输入信号间相位差较小的
VCO多相位输出，然后根据DSM的输出选择不同的相位送入Divider

嗯，是我想多了。