问个fnsp和snfp的corner仿真问题

大家知道，若MOS管用ff仿真，电阻、电容、二极管、BJT都要用ff，
因为工艺偏差是对所有器件是同时发生的。
那么在仿真fnsp和snfp时，其他器件应该用什么工艺角呢?
tt?还是所有都用一遍?为啥?
欢迎讨论~

小编说的有问题，当出现FF的MOS时，未必所有的其它无源器件都是想fast方向偏移的，这个要看具体的制程而定，甚至在同一个制程中不同类型的电阻变化趋势都不一样。

以你这种说法，仿工艺角的时候都得仿排列组合个了?设计效率何在?
流片厂商不会这么不人性化的，ff的时候也应该是有些电阻变好，有些电阻变差。

顶下

流片时工艺参数变化不是同向的，仿真是应考虑全面

具体做法呢?
假设每种器件有3个工艺角，有4种器件，要仿3^4=81次?！

这要看你设计时间是否允许，一般如DC、AC、NOISE等都要仿，瞬态可以仿出现概率高的工艺角和最坏情况的工艺角

正常的，是所有CORNER组合都要仿.

理论上讲，就是需要仿真所有的corner，但是往往受限于设计周期，只能验证其中一部分corner，这是事实，没什么好大惊小怪的啦。
所以对Analog设计而言，更换一种process是比较麻烦的，必须要经过一两次tapeout，设计师才能掌握工艺的特性，才能在验证过程中重点的仿真其中几个corner，这时候也就更体现设计师的经验。
对于好的foundry，一般会提供recommended的sign-off标准，减少multicorner的验证工作量

sign-off标准啥意思?可否透漏一下。