相位噪声的问题~~~

一般有应用背景的都是看指标要求，指标要求100k就贴100k的，要求900k就贴900k的；如果没有要求普遍还是1M、10M的多，也不排除部分paper专门设计降低低频偏或者高频偏下低相噪的VCO，具体情况具体分析。
个人意见。

一般是选定100K,1M, 2M这样，然而这并不影响判断和推导。根据Hajimiri's model, phase noise 随频率偏移下降的斜率一般是20dBc/10倍频，可以换算下。但是不精确。
建议把hajimiri and Lee的文章看下。

spot noise spec 来自system engineer 基于interference 的budget， integrated PN 的上限/下限基于 sampling rate 和symbol rate

不太明白什么意思。额

学习 一下

只知道VCO一般看100K的，PFD，CP通常看10K的，不过也没太懂为什么

VCO 看100K CP看10K 你从哪看到的啊

一般情况下VCO的PN主要是高频部分贡献PLL的PN, PFD,CP主要是低频部分，所以一般情况下PFD,CP看10K，VCO看100K或者1M。当然频率高低取决你你选择的环路带宽。
对于PLL到底关注哪个频率的PN,你要看一下PN的定义，以及PN对接收机系统的SNR的影响，算一下就知道为什么不同的标准选择不同的频偏处的PN

这个10k，100k，1M的应该指的是频偏是吧

是的，去看下相位噪声的定义你就明白了。 理想的LO和非理想包含noise的LO进行混频，所得到的频谱的区别