低相位噪声VCO的设计

低相位噪声，主要是跟LC的Q值相关。
而Q值，和LC两端并联电阻决定.
设计思想能不能这样：设一放大器输入输出，均为50欧，先用变换方法将50欧变大，让后再接入到LC电路中，这样是不是做能做出低相位噪声的VCO呢?

its ok...
It's a mapped S-domain VCO design.
You can get the design kit at ADS.

dddddd

为什么输出要50欧?你是单片集成的LNA，输出要接到片外吗?不是接到片外的话没必要是50欧。

看不懂，学习学习

是不是电阻越大，相位噪声越小