微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微波和射频技术
>
RFIC设计学习交流
> POLY和金属M1层叠比较多的问题
POLY和金属M1层叠比较多的问题
时间:10-02
整理:3721RD
点击:
POLY和金属M1层叠比较多,暂时不知道有什么办法可以使得他们重叠面积减小,版图对速度要求比较高。
请问这对寄生电容有多大的影响?如何通过走线来解决?
诚求教~
不是很多啊。
THX~
重新做了个从上头绕过的
上一篇:
求问这个regulator的原理或来历,可提供1.5G内30dB的PSRR
下一篇:
CLK jitter
层叠
POLY
相关文章:
为什么有些工艺要提供两种poly?
how metal 1 layer is isolated from the poly silicon layer
请问一下layout中poly resisitor的guard ring的画法
关于poly电阻的问题
High Poly电阻的缺点有哪些呢?
polyphase filter
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
大家在cadence中怎么测试电路
PMOS管的小信号模型与NMOS的相
constant gm偏置电路有什么好
Cadence IC 615用MMSIM12.1
hspice 中瞬态仿真(tran)使
用HSPICE仿真LSTB问题
hspice 2013 错误invalid
hspice 波形仿真显示no dat
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top